nedoPC.org

Тут всё зависит от реализации операции вычитания в АЛУ. В одних случаях выполняется именно вычитание, в других случаях вычитание заменяется сложением с дополнительным кодом вычитаемого. Например, операция 1-1 = 0.

А как "именно вычитание" выполняется в АЛУ аппаратно?

С помощью аппаратного вычитателя. Пример - АЛУ 74181.

Вот мне и интересно, как лично Вы представляете себе схемотехнику "аппаратного вычитателя"?
Я лично никак не представляю, как аппаратно выполняется именно вычитание, о чём вы поведали.
Именно поэтому и спрашиваю Вас о конкретной аппаратной реализации этого неизвестного мне узла цифровой техники.

В рамках этого форума мы АЛУ 74181 aka К155ИП3 не раз подробно рассматривали:



Где там в его структуре "аппаратный вычитатель"? Или хотя бы полувычитатель?

Если кратко, то вычитатель мало чем отличается от сумматора. Единственное отличие состоит в том, что для формирования переноса (заёма) используется инверсия уменьшаемого. Т.е. для выполнения операции D= A - B формула будет следующей:
Di = AiBi ^ Aibi ^ Bibi
bi+1 = ~AiBi | ~Aibi | Bibi

А вообще, всё это получается из таблицы истинности.
А что касается 74181, если верит таблице её функций, то при комбинации S3S2S1S0 = 0110 выполняется как раз операция вычитания F = A - B.
PS: Ещё одна ссылка по 74181: http://www.6502.org/users/dieter/a2/a2_4.htm

Если вы не разобрались в конкретно приведенной выше схемотехнике АЛУ, то хотя бы прочитайте
внимательно, как АЛУ 74181 выполняет вычитание: https://digteh.ru/proc/ALU/

То есть, АЛУ 74181 выполняет вычитание суммированием с числом в дополнительном коде.

А вот это ваше высказывание весьма сомнительно, ибо, как видно выше, никакого специального
аппаратного именно вычитания в АЛУ даже на примере 74181 нет.

Всё это так, только по вашей ссылке вычитатель опять же строится на основе сумматора. В АЛУ 74181 операция вычитания выполняется по-другому. Посмотрите по ссылке, которую я привёл в своём предыдущем посте. Там всё хорошо показано.

Ну в АЛУ '181 вычитание делается за счет активации инверсного пути прохождения со входов Bn , сложение - активацией пути без инверсии, весь остальной бэкенд без изменений. Трактовки можно пытаться выбирать разные. Например, как сумматор с переключением одного входа между прямой-инверсный, или как все вместе, сумматор-вычитатель. Но если как сумматор-вычитатель, то трактовка переносов неудобная выходит. Их бы тоже инвертировать при вычитании, тогда будут прямые перенос-заем, или, что более универсально, беззнаковое переполнение. Хотя, цифровым пофиг, удобство, неудобство, лишь бы какую-то комбинационную функцию выполняло. В общем, либо сумматор с опцией внутренней инверсии одного из входов, либо сумматор-недовычитатель.

"Вычитатель", если в принципе применять это слово, дорогой Bill, ВСЕГДА строится на основе сумматора.
И других вариантов просто нет.
"Вычитателем" аппаратный сумматор становится благодаря принятой и распространённой кодировке
отрицательных чисел, которая обеспечивает нам единственность нуля. Хотя и не всегда так было...

Именно поэтому я столь настойчиво спрашивал вас, как вы представляете "вычитатель" аппаратно.
Получается, что вы и сами в этом не разобрались толком, и людей вводите в заблуждение...

В системе команд PDP-8, к примеру, операции вычитания и вовсе нет, как нет и никакого аппаратного
именно вычитателя в составе её АЛУ.
Что ж, выходит, PDP-8 именно вычитание выполнять не умеет? Отнюдь...

Кстати говоря, насчёт "активации инверсного пути прохождения": когда я делал своё собственное АЛУ
с ограничением "сугубо" на NAND, то именно этот метод и применил...
Но если присмотреться к таблице истинности этого метода, то получается, что это тот же XOR - управляемый
инвертор - но выполненный на рассыпухе.

Кстати, джентльмены, ни у кого случаем нет контактов некоего г-на Микушина А.В. -
автора вот этой учебной страницы в Интернете: https://digteh.ru/digital/counter.php

Я посмотрел поиском - вроде он даже автор весьма неглупых учебных книг...
Но на этой странице он явно вводит всех в заблуждение.

Счётчик по фронту:


у него считает явно по спаду...


Хотя даже нелюбимый многими Proteus подсказывает, что это не так.


Я бы и сам намекнул бы ему об этом, но, к сожалению, контактов кроме VK автор не оставил,

а материал, выдаваемый за учебный, будут бездумно списывать все представители поколения ЕГЭ...

Ещё одна ссылочка: https://en.wikipedia.org/wiki/Subtractor

Во, годная ссылочка
Теперь - вычитатель как он есть, без колдовства над вычитаемым.
Тракт формирования разряда результата, что у сумматора, что у вычитателя, одинаков: X⊕Y⊕C или X⊕Y⊕B
Ну и, как ранее уже было отмечено, различаются они (сумматор и вычитатель) только схемой обработки переноса или заема. Переключением схемы переноса-заема можно превращать сумматор в вычитатель и обратно.

Смотрим ссылочку:


Ну и где в АЛУ 74181 такой каскад?

Внизу по ссылке: Adder–subtractor

Что-то Википедисты переключением схемы переноса-заема превращать сумматор в вычитатель и обратно не торопятся!

Вы всё-таки ссылочку посмотрите http://www.6502.org/users/dieter/a2/a2_4.htm
Там всё чётко объясняется.