


NedoPC

NedoPC is not PC

ЧЕТВЕРТЫЙ НОМЕР


2006



занес

БОЛЬШЕ
ТРОИЧ-
НОСТИ
4 СТР.

YM 2612




13 СТР.

disc

21 СТР.

pentagon
1024 sl



24 СТР.

атм type0
от nedopc



26 СТР.

Содержание номера

Колонка редактора Shaos (shaos@mail.ru)	3
Троичная арифметика Александр Никитич (neutec@yandex.ru)	5
Вычисления произвольной точности на троичном процессоре Mac Buster (mbr@ternary.info)	9
Троичное дерево Хаффмана Александр Никитич (neutec@yandex.ru)	11
Внешняя звуковая плата с FM синтезом звука Romanich (romanichapparate@mail.ru)	13
Достаточно одной инструкции Mac Buster (mbr@ternary.info)	21
Pentagon - 1024 SL	24
ATM Turbo от NedоС	26
Новости троичной эмуляции	27


Номер скомпилирован из TeX исходников November 7, 2006. Вёрстка номера осуществлялась в операционной системе Slackware Linux с помощью системы подготовки текстов LaTeX, графических редакторов GIMP и Xfig. С 2006 года издание распространяется бесплатно в бумажном (A5) и электронном (PDF) виде. Обо всех нарушениях условия бесплатного распространения просьба сообщать в виртуальное представительство редакции журнала:

E-mail: journal@nedopc.org

<http://journal.nedopc.org>

<http://www.nedopc.org>

Колонка редактора



Мы собирались с силами слишком долго и, наконец собравшись, выпустили четвёртый номер нашего издания! Надеемся не слишком поздно и ты, уважаемый читатель, не успел о нас забыть. За это время мы успели полностью встать на рельсы открытых исходников и наш номер целиком свёрстан в свободно распространяемой системе LaTeX (за исключением некоторого графического материала, предоставленного нам со стороны) под управлением свободно распространяемой операционной системы Linux (а точнее Slackware 10.0). Кроме LaTeXа использовались программы GIMP и Xfig. Надеюсь издание от этого ничего не потеряло, а только приобрело, в том числе и более классический типографский стиль.

Система LaTeX предоставляет прекрасные возможности по вводу математических формул на собственном языке их описаний, а также даёт всю необходимую полиграфическую функциональность, в том числе и конвертор в PDF формат, в котором мы планируем

распространять наше издание в скором будущем с нашего сайта <http://www.nedopc.org>. Масса времени была потрачена на ручное преобразование текстов и иллюстраций для LaTeXа (именно поэтому номер не был закончен к началу фестиваля Chaos Construction 2006, как планировалось — теперь пытаемся уложиться к началу KidSoft'2006 ;). В будущем хотелось бы переложить работу по подготовке материала на самих авторов — ведь в языке LaTeX нет ничего сложного (многие типографии мира принимают в печать научные статьи, подготовленные в LaTeX).

А теперь перейдём к освещению содержания номера — существенная часть страниц поглощена материалом одного из наших читателей (точнее можно сказать — одного из наших авторов), который рассказывает о самостоятельном создании внешней звуковой карты для PC на базе музыкального чипа YM2612 (думается что сей девайс возможно подключить не только к PC, т.к. управляется устройство через LPT-порт). Также в номере можно найти новые материалы о троичной системе счисления (ещё один новый автор!) — введение в троичную арифметику и использование алгоритма Хаффмана для кодирования данных троичными кодами. Ещё у нас есть статья о вычислениях с произвольной точностью на троичном процессоре, а также материал, посвящённый одной из самых необычных систем команд процессора.

После прочтения номера не забудь заглянуть на наш форум <http://forum.nedopc.org> для общения по тематике наших статей и не только!

Главный редактор Shaos

Screenshot of a web browser displaying the Ternary.info website.

The browser window has the following elements:

- Menu Bar:** File, Edit, View, Go, Bookmarks, Tools, Window, Help.
- Toolbar:** Back, Forward, Stop, Refresh, Go, Search, Home.
- Address Bar:** http://ternary.info/
- Navigation Bar:** Home, FAQ, Forum, Members, Search, Profile, Msgs, Logout.
- Main Content Area:**
 - Ternary.info** - special interest group on balanced ternary numeral system and trinary logic
 - Main Menu:** Home, FAQ, News, Contact Us, Forum, Partners, Downloads, Polls, Sections, Web Links, Headlines, Members, Java Apps.
 - Recent Topics:** A table showing recent forum topics with columns: Forum, Topic, Replies, Views, Last Post.
 - Search:** Search and Advanced Search buttons.
 - Recent News:** A list of recent news items.
 - News topics in English:** Three icons labeled "a text", "a hard", and "a soft".
 - News topics in Russian:** Three icons labeled "a text", "a hard", and "a soft".
- User Menu:** View Account, Edit Account, Notifications, Logout, Inbox, Administration Menu.
- Who's Online:** 1 user(s) are online. Members: 1, Guests: 0. Shaos, more...
- Polls:** Ternary computer poll with options: Cool idea, Bad idea, I don't know, What is it? Vote! Results.

<http://ternary.info>

**А тут могла бы быть
ваша реклама**

journal@nedopc.org

Вычисления произвольной точности на троичном процессоре

Автор: Mac Buster²

Однажды в форуме NedoPC Александром Шабаршиным и Виктором Рошупко была высказана одна весьма примечательная идея, заключающаяся в создании одноразрядного троичного (однотритного) вычислителя. В то время она была обойдена вниманием и скорее всего рассматривалась нами как представляющая исключительно теоретический интерес, поскольку тогда мы только-только начинали свои исследования в области уравновешенной троичной системы счисления, а так же в связи с тем, что ещё не существовало никакой троичной элементной базы.

Теперь, когда появилось некоторое, пусть и небольшое количество троичных элементов, можно попробовать реализовать эту идею в виде несложного периферийного устройства, предназначенного, скажем, для проверки эффективности реализации алгоритмов работы с данными, представленными в уравновешенном троичном коде, и эффективности троичной логики. На мой взгляд, можно создать такое устройство двумя способами: разработать полноценный троичный вычислитель, или, используя двоично-троичное кодирование, построить своеобразный периферийный троичный вычислитель на основе недорогой микроконтроллерной отладочной платы. Если первый вариант потребует от разработчиков немало сил и времени, то для воплощения в жизнь второго варианта надо не так уж много времени и для него вполне может подойти даже простейшая отладочная плата на основе какого-либо микроконтроллера начального уровня (например, PIC или AVR), оснащённая по крайней мере одним портом RS-232 или USB и небольшим объемом оперативной памяти.

²E-mail автора: mbr@ternary.info

Одним из достоинств реализации именно второго варианта является возможность загрузки программы в память платы и выполнение вычислений после отключения устройства от компьютера, который использовался для написания программы и её передачи в устройство для выполнения.

Для чего нам может пригодиться такой откровенно минималистический периферийный вычислитель? С его помощью можно будет не только проверить насколько хорошо вам удалось разобраться с выполнением элементарных арифметических операций, производимых над числами представленными в уравновешенной троичной форме, или провести исследование эффективности какого-либо специфического троичного алгоритма, но и построить весьма интересную систему - троичный математический процессор для вычислений с произвольной точностью. Устройство может быть организовано таким образом, что будет производить каждое арифметическое действие ровно с той точностью, которая требуется разработавшему программу программисту. При этом не надо будет опасаться выхода из диапазона представления разрядной сетки и принимать соответствующие меры предосторожности, как это происходит при использовании двоичных микроконтроллеров и микропроцессоров традиционной архитектуры.

При реализации такой системы потребуется разделить доступную оперативную память на три независимых непересекающихся области: *стек*, *программа*, *данные*. Область данных будет разбита на две части: *область описателей* и *область собственно данных*. Описатель в свою очередь состоит из *смещения S* и *длины L*. Смещение *S* - это указатель адреса, начиная с которого идут данные длиной в *L* трит (элементарных троичных разрядов).

Троичное дерево Хаффмана

Автор: Александр Никитич³

Построение троичных кодовых деревьев по алгоритму Хаффмана. Оценка эффективности по сравнению с двоичными кодовыми деревьями.

Алгоритм Хаффмана служит для получения префиксных кодов — кодов переменной длины, которые позволяют осуществлять экономное кодирование данных. Например, при экономном кодировании символьной информации часто встречающиеся символы кодируются короткими кодами, в то время как редко встречающиеся — длинными. О том, что такое префиксные коды и алгоритмы их получения, описано в [1].

этапе каждому символу информационного алфавита ставится в соответствие вес, равный частоте (вероятности) появления этого символа в исходных данных. Символы помещаются в список, который сортируется по убыванию весов. На каждом шаге (итерации) три последних элемента списка объединяются в новый элемент, который затем помещается в список вместо трёх объединяемых элементов. Новому элементу списка ставится в соответствие вес, равный сумме весов замещаемых элементов. Каждая итерация заканчивается упорядочиванием полученного нового списка, который всегда содержит на два элемента меньше, чем старый список.



Рис.1 Построение системы двоичных префиксных кодов.

Для начала рассмотрим пример построения двоичных кодовых деревьев по алгоритму Хаффмана. В качестве кодируемого сообщения выберем слово "ГОЛОГРАММА". Статистика появления символов в этом сообщении: Г(2), О(2), Л(1), Р(1), А(2), М(2). Упорядоченный список будет выглядеть так: А(2), Г(2), М(2), О(2), Л(1), Р(1). Построение системы двоичных префиксных кодов для этого сообщения показано на рис.1.

Рассмотрим особенности построения троичных кодовых деревьев по алгоритму Хаффмана. Как и в случае с двоичным вариантом на начальном

Первая особенность троичного алгоритма заключается в том, что на самом первом шаге объединять нужно либо два, либо три элемента. Дело в том, что если всегда на первом шаге выбирать по три элемента, в некоторых случаях в результирующем дереве на первом уровне может оказаться пустая ветвь, что влечет серьезную потерю в эффективности. Для предотвращения такой ситуации, необходимо учитывать количество элементов исходного списка. В случае, когда количество чётно, на первом шаге необходимо вместо трёх последних элементов, объединять только два. Тем самым пустая ветвь окажется на самом нижнем уровне — эффективность не снизится. В случае нечётного количества — объединяются все три элемента.

Эта особенность вызвана тем, что для более эффективного кодирования необходимо, чтобы первый уровень состоял из трёх элементов, а так как на каждом шаге отнимается по два элемента, то получается, что при таком подходе эффективно кодируется список с нечётным количеством элементов: $n = 3 + 2k$. Поэтому при чётном количестве элементов первоначально объединяются два элемента, т.е. отнимается только один элемент, в результате чего получаем список с нечётным количеством элементов.

³E-mail автора: neutec@yandex.ru

Внешняя звуковая плата с FM-синтезом звука

Автор: Romanich⁴

В этой статье рассказывается о создании внешней звуковой карты (для краткости далее в тексте ВЗК) для IBM совместимого персонального компьютера (IBM PC).

Звуковая карта собрана на базе музыкального процессора YM2612 (производитель Yamaha) или его аналогов (TA-07, PCS8593). ВЗК управляется компьютером через LPT порт, питание берётся от USB-порта (+5V). ВЗК содержит предварительный усилитель звука, выход которого может подсоединяться к наушникам, активным колонкам или усилителю мощности.

Также в статье рассматривается ряд вопросов, связанных с программированием микросхемы YM2612: общение с регистрами звукового чипа, формат музыкальных файлов *.GYM, рассмотрена возможность воспроизведения 8-битных оцифровок с частотой дискретизации 0...44100 Гц.

Приведены все необходимые сведения для создания, программирования и использования ВЗК. В конце статьи даны необходимые ссылки на программы и документацию.

Всё что рассказано в данной статье, сделано, проверено и работает под управлением операционной системы PC-DOS v7.0 и Windows-98.

Принципиальная схема

Схема ВЗК представлена на соседней странице. Основа схемы — звуковой чип (музыкальный процессор, микросхема ... — кому как больше нравится) YM2612 от японской фирмы Yamaha.

Данная микросхема позволяет получить множество звуковых эффектов на основе FM-синтеза. Тип частотного синтеза — OPN2. Это значит, что каждый инструмент имеет 4 оператора, которые соединяются по типу N. Учитывая то, что это — крайне редкая микросхема, довожу до сведения, что вместо неё можно поставить аналоги: TA-07 или PCS8593, выпаянные из неисправных плат игровой приставки SEGA (MegaDrive а.к.а. Genesis). То есть наша ВЗК будет автоматически способна проигрывать музыкальные композиции от игр SEGA!


Звуковой чип не имеет встроенного тактового генератора, поэтому просто подсоединить кварц в ножке CLK нельзя! На микросхеме SN74HC02N собран тактовый генератор на 8 МГц. Функционально — это генератор, состоящий из вентиля ИЛИ-НЕ, охваченного кварцем по обратной связи и буферный каскад на следующем вентиле ИЛИ-НЕ.

Звуковой чип ещё хорош тем, что он имеет встроенный ЦАП, поэтому с ножек MOL (левый канал) и MOR (правый канал) аналоговый сигнал поступает на вход двухканального (стереофонического) усилителя звука LA4525, который почти не имеет никакого обвеса (кроме разделительных и фильтрующих конденсаторов) и достаточно линеен.

Интерфейс, как уже было сказано выше — порт LPT. Данный порт хорош тем, что обеспечивает удобное управление внешними устройствами (периферией) с помощью компьютера. Причём все его выходные линии (12 штук) используются: 8 бит данных, RES, WR, A0, A1.

Ключ, собранный на транзисторе KTC9014, нужен для корректного сброса звукового чипа (выход /IC внутрисхемно установлен в "1", т.е. он подтянут).


⁴E-mail автора: romanichapparate@mail.ru



YM2612 Device

© Romanich

2005 - 2006



Фактически, в нашем случае для управления чипом нужны выводы D0 … D7, /IC, /WR, A0, A1. Я лишь только порекомендую обратиться к описанию производителя (datasheet) на YM2203 с целью, чтобы подробнее ознакомиться с ним, так как он аналогичен нашему чипу. Описание на YM2612 не доступно в свободном виде, так как это — собственность *SEGATM* и в данный момент по интернету не удается найти что-нибудь про него, связанное с железом, кроме самой SEGA. Есть только описание регистров (что собственно совпадает с YM2203). Были найдены принципиальные схемы SEGA MegaDrive (aka Genesis). Именно из них я взял схему включения YM2612.

А теперь вкратце о самой микросхеме YM2612 с программистской точки зрения. Звуковой чип делится на два банка: условно назовем Bank0 и Bank1. Bank0 отвечает за каналы 1, 2, 3, а Bank1 — за каналы 4, 5, 6. В данном случае — каналов 6, то есть одновременно может звучать 6 инструментов. Каждый канал имеет 4 оператора, которые могут соединяться одним из восьми способов (определенны в datasheet), создавая при этом различные схемы (алгоритмы) FM-синтеза (для реализации разных классов музыкальных инструментов).

Если нужно работать с Bank0, то перед использованием регистров этой части (каналы 1-3), нужно, чтобы было A1=0. Если необходимо задействовать Bank1 (каналы 4-6), то A1=1. То есть нужная часть звукового чипа определяется посылкой в A1 нуля или единицы — микросхема как бы внутренне состоит из двух частей.

Перед тем как общаться с регистрами YM2612, необходимо её сбросить. Делается это так:

- A1=0 — выбираем Bank0
- IC=0 — /IC=1
- IC=1 — /IC=0 — строб сброса для Bank0
- IC=0 — /IC=1
- A1=1 — выбираем Bank1
- IC=0 — /IC=1
- IC=1 — /IC=0 — строб сброса для Bank1
- IC=0 — /IC=1

После этого все регистры YM2612 в обеих её частях будут обнулены. Обратите внимание, что

мы формируем строб RESET (IC) инверсно!!! Это неизбежно, так как к выводу /IC подключен транзistorный ключ, инвертирующий сигнал, поэтому на базу транзистора посылка должна быть такой (IC): 0, 1, 0, а не 1, 0, 1. С коллектора сигнал же будет инвертирован и на вывод /IC пойдет: 1, 0, 1, т.е. как надо. Сброс делать необходимо, так как при включении микросхемы её регистры запрограммированы случайными значениями — возможна грязь и посторонние звуки.

А теперь об общении с регистрами чипа. Проводится в два этапа — выбор адреса регистра и запись в выбранный адрес значения. Символично это выглядит так:

$$\text{reg}[A] = D$$

То есть $\text{reg}[A]$ — это регистр с конкретным адресом, D — это его значение. A0 отвечает за смысл данных — если A0=0, то будет записываться АДРЕС регистра, если A0=1, то будут записываться ДАННЫЕ в уже выбранный регистр. /WR — это строб записи, передергивается в "0", когда адрес/данные надо уже писать и обязательно устанавливается в "1", когда идут манипуляции с A0. Строб чтения /RD должен быть запрещен, т.е. установлен в "1", а микросхема выбрана — /CS=0. D — это байт шины данных (т.е. D0 … D7). В общем, алгоритм таков:

- /WR=1 — отключаем запись
- A0=0 — будем писать адрес регистра
- D=Address — пишем адрес регистра (т.е. выбираем нужный регистр)
- /WR=0 — включаем запись
- Delay — ждём пока микросхема отработает (для LPT порта не надо, т.к. он медленный)
- /WR=1 — отключаем снова запись (готовимся к формированию данных)
- A0=1 — будем в выбранный регистр писать данные
- D=Data — пишем данные в выбранный регистр
- /WR=0 — активизируем запись

Достаточно одной инструкции

Автор: Mac Buster⁶

Название каких микропроцессорных архитектур тебе известны, уважаемый читатель? **CISC** — Complex Instruction Set Computer? Хорошо. Видно, что ты знаком с историей микропроцессорной техники. **RISC** — Reduced Instruction Set Computer? Да, этот термин в последнее время очень популярен. **VLIW** — Very Long Instruction Word? Замечательно! Ты, вероятно, прочёл или прослушал курс по разработке высокопроизводительных микропроцессорных систем. **EPIC** — Explicitly Parallel Instruction Computer? Прекрасно! Похоже ты всерьез задумывался о возможных путях развития этой области. Что ещё можно упомянуть? Пожалуй стоит вспомнить **MISC** — Minimal Instruction Set Computer или микропроцессор с минимальной системой команд. Например, мне известно о работах по реализации микропроцессора (Форт-системы), в систему команд которого входит всего-навсего 7 (семь) инструкций, и, как ни странно, этого вполне достаточно для выполнения практически любой задачи, которая может быть поставлена перед системным программистом. Считаешь сомнительным, что с помощью всего семи инструкций можно вообще решить какую-нибудь задачу? Не уверен? А зря! Такие процессоры существуют уже давно, и применяются в авиационных и космических системах. А что ты подумаешь, если я скажу, что существует архитектура, в которой всего... одна команда! Нет, я не шучу, такая архитектура в самом деле есть. Называется она на удивление предсказуемо: **OISC** — One Instruction Set Computer, или еще короче — просто **OIC**.

Кажется невероятным, однако, для решения любой задачи действительно требуется одна и только одна команда! Ещё раз повторю что это

не шутка. Более того, у этого процессора нет ни одного регистра или флага состояния. Впервые об этой архитектуре я узнал из документа написанного и распространённого сотрудником корпорации Hewlett Packard по имени Ross Cunniff из лаборатории по разработке программного обеспечения для работы с графическими данными. Причём он не ограничился одной лишь теорией, а написал компилятор и интерпретатор для выполнения программ, написанных на ассемблере этого удивительного, и, вероятно, ещё не существующего в реальности процессора.

Какой волшебной командой можно успешно решить любую задачу? Вот такой - **Subtract and jump if negative** (вычесть и перейти, если результат операции отрицательный). У этой инструкции три указываемых через пробел операнда:

X Y Z

Первый из них — X — адрес ячейки в которой находится уменьшаемое, туда же сохраняется результат вычитания. Второй — Y — адрес ячейки в которой находится вычитаемое. Третий — Z — номер ячейки которой должно быть передано управление в том случае, если в результате вычитания Y из X получится отрицательный результат. Если разность неотрицательна (положительна или равна нулю) управление будет передано инструкции следующей за текущей. В этом прослеживается некоторое отдаленное сходство с архитектурой процессоров управляемых потоком данных. Как ты, возможно, уже догадался, нам нет необходимости записывать код операции - КОП, поскольку она у нас единственная, достаточно записывать только фактические операнды. Давай для лучшего понимания рассмотрим работу OISC-процессора на нескольких примерах.

⁶E-mail автора: mbr@ternary.info

производится вычитание первого слагаемого -a из второго слагаемого b. Третья инструкция обнуляет содержимое ячейки Z с тем, чтобы при следующем использовании этого набора они отработали правильно.

Операция копирования содержимого одной ячейки в другую можно выполнить таким образом:

```
STO a,b = b, b
          a, Z
          Z, b
          Z, Z
```

Как видишь, эта конструкция практически полностью повторяет конструкцию, которую мы рассмотрели выше.

Рассмотрим набор инструкций реализующих операцию сравнения и перехода по заданному адресу в том случае если результат сравнения равен нулю:

```
BEQb,c = b, Z, L1
          Z, Z, OUT
L1:   Z, Z
          Z, b, c
OUT:...
```

Как видите, компилятор OISC, как и всякий другой приличный язык, предоставляет программисту возможность задавать символьные имена для ячеек, т.е. определять метки. Имя метки может быть любым, но должно отличаться от десятичного числа и обязательно оканчивается символом ":" (двоеточие).

Кроме этого в синтаксисе имеется возможность явно разделить текст на логические блоки по их назначению: для кода (служебным словом **ТЕХТ:**) и для данных (словом **DATA:**).

Для взаимодействия с внешним миром интерпретатор имеет три ячейки памяти с жёстко заданным назначением. Одна из них предназначена для чтения данных из файла или с консоли машины на которой выполняется интерпретатор. Она имеет десятичный адрес 32765. Вторая используется для выдачи значений в файл или на консоль. Ее адрес - 32766. Обратите внимание, что будет выдано число с противоположным знаком! Попытка записи или чтения значения из третьей ячейки или при использовании её в качестве адреса перехода

после выполнения команды приводит к остановке интерпретатора. Этой ячейке соответствует адрес 32767. Для простоты программирования им присвоены символьные имена: **READ:**, **WRITE:** и **STOP:** соответственно.

На этом я завершаю описание архитектуры и хочу сказать на прощание несколько общих слов.

1. Собственно говоря, этот процессор демонстрирует практическое применение логической функции ИЛИ-НЕ, с помощью которой, как известно из математической логики, можно реализовать любую другую логическую функцию.
2. Справедливо ради следует отметить, что OISC не единственный представитель класса микропроцессорных архитектур основанных на выполнении одной-единственной команды. Кроме нее есть существуют следующие: uRISC (ultimate RISC), а также целый ворох так называемых move-машин, по сути представляющих собой реализацию машины Поста. Однако, на мой взгляд, OISC значительно проще в понимании и в программировании, т.к. непосредственно выполняет одно из основных арифметических действий и сохраняет результат в памяти, что позволяет реализовать остальные арифметические операции не прибегая к помощи промежуточных таблиц хранящихся в ОЗУ.
3. Только настоящий мастер своего дела не боится трудностей и может произвести на свет шедевр, используя инструмент с самыми скромными характеристиками ;)

Попробуйте свои силы! Желаю вам успеха!

P.S. Пока верстался номер стало известно о выпуске фирмой Dallas/Maxim Semiconductors целой серии микроконтроллеров с архитектурой реализующей один из возможных вариантов OISC. В данном случае микроконтроллер выполняет инструкцию MOVE.



PENTAGON 1024SL V2.2

Основные технические характеристики платы ver 2.2:

Конструкция платы
соответствует AT - стандарту

Архитектура
открытая (3 слота ZX-BUS)

Тип процессора
KP1858BM3 / Z0840008PSC

Тактовая частота
7 МГц (TURBO) / 3.5 МГц
(NORMAL)

Объем ОЗУ 1024 Кб

Объем ПЗУ 64 Кб

Интерфейс принтера
ZX LPRINT III (реализована
только аппаратная часть),
совместим с **CENTRONICS**

Типы джойстиков KEMPSTON, INTERFACE II


Музыкальный сопроцессор YM2149F/AY8910

Типы видеорежимов стандартный ZX-экран,
16 COLOUR (ZX экран, каждая точка рисуется
своим цветом), ZX-экран без бордюра
(разрешение 384 x 304)


Контроллер дисковода BETA DISK,
на базе KP1818BG93

Звуковой усилитель 2 x 0.5 Вт


Подключение к монитору / TB RGB SYNC
(нагрузка 75 Ом, размах 1.5 В пик-пик),
встроенный кодер NTSC



Pentagon-1024SL



Позиция	Цена, руб.	Замечания
Собранный и настроенный печатный щит (версия 2.2), полный комплект технической документации (CD-ROM, содержащий принципиальную и монтажную схемы, краткое описание схемы и инструкцию по сборке и настройке, а также архив с разной полезной информацией, литературой, программами в TRD формате и т.д.), 2 шлейфа для внешней периферии (монитор, клавиатура, джойстик и т.д.) — с одной стороны розетка IDC-34. Набор разъемов для внешней периферии.	3000	В комплект не входят SIMM модуль и музыкальный процессор AY-3-8910 / YM2149F.
Пустая печатная плата (версия 2.2), полный комплект технической документации (CD-ROM, содержащий принципиальную и монтажную схемы, краткое описание схемы и инструкцию по сборке и настройке, а также архив с разной полезной информацией, литературой, программами в TRD формате и т.д.).	800	Платы делались по 3-му классу точности на заводе в Зеленограде, имеется защитное масочное покрытие.
Пустая печатная плата (версия 1.4), полный комплект технической документации (CD-ROM, содержащий принципиальную и монтажную схемы, краткое описание схемы и инструкцию по сборке и настройке, а также архив с разной полезной информацией, литературой, программами в TRD формате и т.д.).	600	Платы делались по 3-му классу точности на заводе в Зеленограде. Масочное покрытие отсутствует.



АТМ Турбо

от NedoPC

Позиция	Цена	Примечания
Плата голая Комплектность поставки: - плата; - ХЛ8 (прошитая); - описание (книжки); - софт (имиджи на сдром).	700	Платы при изготовлении электрически не проверяются
Плата собранная Комплектность поставки: - отладженная плата с 1556ХЛ8, ПЗУ, Z80, 1818ВГ93, панелька под АУ; - описание (книжки); - софт (имиджи на сдром)	2950	Платы будут собраны и отлажены, т.е гарантировано рабочие. Музыкальный сопроцессор не поставляется
Конструктор для самостоятельной сборки: Комплектность поставки: - плата; - набор радиодеталей, необходимых для сборки; - необходимые ПЗУ (прошитые), ХЛ8; - описание (книжки); - софт (имиджи на сдром).	2300	Процессор, ОЗУ и ПЗУ проверяются перед отправкой. Поставщик не несет ответственности за горевшие в результате неправильной сборки или подключения детали
Комплект шлейфов: - шлейф FDD - шлейф IDE - шлейф COM - переходник AT-питание->5-DIN - шлейф для звука	200	Комплект облегчает установку в АТ корпус
Музыкальный сопроцессор (YM2149)	160	
Прошивка ПЗУ основная (27C512 или аналог)	65	На текущий момент версия 1.07.13
Прошивка тест ОЗУ (27C512 или аналог)	65	На текущий момент версия 1.02
Прошивка знакогенератора (573РФ2 или аналог)	35	Символьная таблица знакогенератора
Прошивка контроллера клавиатуры (573РФ2 или аналог)	35	XT или АТ клавиатура

К общей стоимости заказа добавляется цена доставки (по России):

130 руб. для голой платы

200 руб. для платы в сборе

Порядок обработки заказов на платы:

1. Присыпаем e-mail Чунину Роману Валерьевичу (chunin@mail.ru) или звоним по телефону +7(095)6547433, для выяснения есть ли свободные платы и согласования цены, комплектации;
2. Если не получен почтовый перевод в течении двух недель, то заявка снимается;
3. Дополнительно к стоимости добавляется стоимость услуг почты: 130 руб. для голой платы, 200 руб. для собранной;
4. Осуществляем почтовый перевод на адрес: 109451, Москва, ул.Братиславская, д.13, кор.1, кв.228, Чунину Роману Валерьевичу. Пожалуйста, указывайте обратный адрес (если через e-mail, то с указанием номера и даты почтового перевода);
5. После обработки и подготовки заказ отсылается по указанному вами адресу. Голые платы отсылаются в течении одной недели после оплаты, собранные в порядке очереди на сборку (на сборку одной платы уходит примерно неделя, собирают будут два человека параллельно);
6. Весь процесс оформления заказов будет отображаться на сайте <http://nedopc.com/products.php>


Новости троичной эмуляции

Уважаемый читатель, спешим поделиться с тобой хорошими новостями из области исследования уравновешенной троичной системы счисления. Не успел еще разойтись предыдущий выпуск нашего издания, как были завершены работы по созданию предварительных версий веб-симулятора ЭВМ "Сетунь" - Setun59ws и платформы эмуляции троичного процессора и ЭВМ - "TVM", а так же еще одного оригинального варианта часов, отображающих время в уравновешенной троичной системе счисления! Кратко расскажем о каждом из них:

Александр Никитич из Челябинской области написал на PHP веб-симулятор ЭВМ "Сетунь" основываясь на доступных в интернете документах, а так же на предоставленной мной книге "Малая цифровая вычислительная машина Сетунь". Этот симулятор выполняет практически все команды ЭВМ, за исключением команд обращения к магнитному барабану. Симулятор можно опробовать в действии на нашем сайте: <http://ternary.info/setun>

Также Александр Никитич сделал флэш-версию троичных часов. Они показывают время не только в виде цифр, но и по разрядам. Благодаря чему их можно использовать как своеобразный тренажер для перевода чисел из уравновешенного троичного представления в десятичное. Посмотреть троичные часы, и почитать интересную статью о представлении информации о текущем времени в уравновешенной троичной форме можно на сайте Новой Эры, по следующему адресу: <http://neutec.narod.ru/>

Роман Чунин написал на языке Java расширяемый эмулятор троичной машины под рабочим названием "TVM", который может быть использован для исследований эффективности троичных алгоритмов обработки данных. Внешне он представляет собой среду напоминающую отладчик. Программист может видеть и, по своему усмотрению изменять содержимое 27 регистров общего назначения; содержимое оперативной памяти (на данный момент ее объем составляет 19 тысяч троичных слов, по 9 разрядов каждый) и, в будущем, содержимое программного стека. Для удобства работы имеется встроенный калькулятор, с помощью которого можно переводить числа между системами счисления. Интересной особенностью этого эмулятора является то, что каждый желающий сможет придумать и реализовать свою собственную систему команд, что в будущем может привести к интересному соревнованию между разными программистами, которое даст нам наиболее оптимальный набор команд для троичного компьютера. Этот эмулятор можно найти на нашем сайте: <http://www.ternary.info>



ВСЕГДА В ON-LINE!